INTRODUZIONE

Segnale: grandezza fisica che porta informazione

- Tempo → continuo
  - discreto
- Valori → continuo: informazione contenuta nell'ampiezza del segnale
  - discreto: informazione contenuta nell'appartenenza del segnale a un certo range di valori

Segnale digitale: tempo e valori discreti — Esistono anche situazioni ibride (es. PWM)
Segnale analogico: " " continuo



Come nella elaborazione analogica, possiamo distinguere di varia natura. Nell'elettronica digitale è possibile gestirne sfruttando la loro natura tempo - valore discreto.

es.



Mappiamo i Volt a 1 o a 0, e se V capita in un range dove non deve essere allora mantenniamo il valore precedente.
L'intervallo di mezzo dovrebbe essere attraversato solo transitoriamente.
Vantaggi: immunità ai disturbi sui valori memorizzati, elaborazione semplificata
Svantaggi: perdita di informazione, spesa necessaria ADC e DAC, segnali o semplici molto elevati o molto piccoli richiedono spesa comunque elaborazione analogica

Il segnale elettrico è comunque SEMPRE analogico, la rappresentazione binaria ne è una astrazione. Le operazioni sull'informazione binaria seguono la logica Booleana.

Gerarchia dei sistemi digitali



Famiglia logica:
Si definisce tale un insieme di componenti hardware che implementano logica digitale avendo in comune la "porta base", ovvero l'operatore logico di base su cui si costruisce la logica (es. CMOS: famiglia che usa come porta base il NOT).
Tutti gli elementi della stessa famiglia sono collegabili tra loro come ingresso-uscita.
L'opposto non vale in generale.

La scelta della famiglia logica si basa su considerazioni quali
- flessibilità della logica
- velocità di funzionamento
- disponibilità di funzioni complesse
- immunità al rumore/disturbi
- intervallo di temperatura di funzionamento
- dissipazione di potenza
- costo



Logica CMOS
Si basa su transistore MOS, usato nella quasi totalità dei casi analogici e digitali (eccetto applicazioni di nicchia impercorribili, come alta fo alta potenza, in cui si usano BJT e altro).

Processo fotolitografico: processo di creazione di circuiti direttamente su silicio sfruttando la luce.

PROPRIETÀ DEI CIRCUITI LOGICI



Ogni funzione logica può essere implementata tramite NAND (o NOR). La realizzazione di queste funzioni è fattibile usando il NOT, implementabile ad esempio tramite invertitore

Input	Output
0	1
1	0

Un buon circuito digitale deve garantire una ridotta zona di indeterminazione e univocità.
Tutti i componenti elettronici non presentano un legame diretto I/O ma sono sempre in funzione dello stato interno, che però si stabilizza dopo un certo periodo (τ, tempo di transitorio), dopo la quale l'uscita diventa funzione del solo ingresso. La presenza del transitorio rappresenta un comportamento dinamico del componente, che è però trascurabile se $\tau \ll \frac{1}{f_{MAX}}$, con f_{MAX} la più alta frequenza dei segnali

processati dal circuito 

Si definisce **VTC** (Voltage Transfer Characteristic) il legame $V_{IN} \to V_{OUT}$ in assenza di effetti reattivi.

$V_o = f(V_i, I_i, I_o)$ ma per alcune famiglie logiche (es. CMOS) $I_i = I_o = 0 \Rightarrow V_o = f(V_i)$



La VTC dell'invertitore è, come sappiamo, rappresentata come

Il caso reale costringe a batterizzare due fasce di tensione

che identifichiamo i livelli logici alto e basso:

definiamo due tensioni minimi alta e bassa, V_{OH} e V_{OL} ($V_{OH} > V_{OL}$).



ideale reale

L'invertitore ideale farebbe:

$V_i = V_{OH} \to V_o = V_{OL}$ $(V_{OL} = f(V_{OH}))$

$V_i = V_{OL} \to V_o = V_{OH}$ $(V_{OH} = f(V_{OL}))$

Equivalentemente, una cascata di due invertitori dovrebbe far sì che ingresso = uscita $f(f(V_{OH})) = V_{OH}$, $f(f(V_{OL})) = V_{OL}$

↳ su un grafico reale possiamo individuare questi due punti



- grafico del primo invertitore
- grafico del secondo (stesso invertitore)
- le intersezioni identificano V_{OH} e V_{OL}, ovvero quei valori per cui vale $f(f(V)) = V$

↳ vediamo che per un generico ingresso V_X, non vale $f(f(V_X)) = V_X$

Per un invert. ideale con singola alimentazione (no $-V_{DD}$), $V_{OL} = 0V$ e $V_{OH} = V_{DD}$.

Si definisce Swing logico $SW = V_{OH} - V_{OL}$.

Maggiore è lo swing logico, più la curva dell'inv. reale si ripida, più ci avviciniamo al caso ideale.

Si definisce "margine di immunità ai disturbi" (Noise Margin) il parametro che quantifica la robustezza del circuito in presenza di disturbi. Definito un margine per il valore alto e uno per il valore basso:

$NM_H = V_{OH} - V_{IH}$, $NM_L = V_{IL} - V_{OL}$, il NM del circuito è $NM = \min\{NM_H, NM_L\}$.

Attenzione alla notazione: V_{OH} rappresenta uscita alta, V_{OL} uscita bassa. V_{IH} rappresenta invece la minima tensione che il circuito riconosce come 1 logico, V_{IL} rappresenta invece il massimo valore che il circuito interpreta come 0 logico. Il NM rappresenta dunque l'incertezza tollerabile.

naturalmente i disturbi possono influenzare e quindi alterare i segnali, portandoli potenzialmente nella "regione proibita" (o "di transizione"), ovvero quella compresa tra V_{IL} e V_{IH}.





I valori V_{IL} e V_{IH} si scelgono in base alla VTC tali che la derivata della VTC $\left(\frac{dV_o}{dV_i}\right)$ sia $= -1$. Questa è una convenzione adottata perché finora a che la caratteristica non è molto pendente: i valori sono $\pm$ uguali a V_{OL} e V_{OH}.



- un disturbo nella regione proibita viene amplificato
- un disturbo nella regione OK viene attenuato

$\frac{dV_o}{dV_i}$ rappresenta quindi il guadagno di tensione, per questo se $\left|\frac{dV_o}{dV_i}\right| < 1$ allora il disturbo si attenua. Essendo due tutti i blocchi di un sistema elettronico digitale (tutti i NOT, in cascata / in retro) lavorano, a regime, nei punti in cui $\left|\frac{dV_o}{dV_i}\right| < 1$, un disturbo che entra all'inizio può solo essere attenuato blocco per blocco, non degenerando, quindi i disturbi non rendono mai instabile il sistema (SE i gate sono rigenerativi, vedi sotto).

Si definisce **soglia logica** il punto della VTC per cui $V_o = V_i$



Teoricamente, se non ci fosse una regione proibita, rappresenterebbe la soglia tra 0 e 1

↳ nota: come leggere il grafico $V_i \to V_o$:

$V_i = V_{OL} \to V_o = V_{OH}$	(comportamento del NOT)
$V_i = V_{OH} \to V_o = V_{IL}$	

V_{IL} è quel punto t.c. $V_i = V_{IL} \to V_o = V_{IL}$ $(\equiv V_i = V_o)$

Una gate in cui $\left|\frac{dV_o}{dV_i}\right| < 1$ per $V_i \le V_{IL}$ e $V_i \ge V_{IH}$ e $\left|\frac{dV_o}{dV_i}\right| > 1$ per $V_{IH} < V_i < V_{IL}$ si dice che gode della "proprietà rigenerativa", nel senso che attenua il rumore



Se $V_i = V_{OL} \to V_o = V_{OH}$

Se $V_i = V_{OH} \to V_i = V_{OL}$

Se mettiamo $V_i = V_{OL}$ + disturbato, allora se la curva è ~piatta in corrispondenza di $V_{OH} \to$ il disturbo viene attenuato ($V_i = V_{OL}$ diventa ~ V_{OH}), al contrario se la curva non è ~piatta allora si ottiene una V_o che è $< V_{OH}$. Molto spesso dopo, questo effetto può ri-accadere ($V_i = V_{OH} \to V_o > V_{IL}$) e ripetersi blocco per blocco disturbandosi sempre più da V_{OH} e V_{OL}, rischiando di rendere instabile il circuito).

Viceversa, se appunto la curva è ~piatta in prossimità di V_{OH} e V_{OL}, allora una V_i disturbata sarà avvicinata a tali valori, "attenuandone

quando il disturbo). Es. rigenerativo



→ caso $V_i = V_{OL}$ + disturbo →



⟶ V_o sarà circa V_{OL}, il blocco dopo poi ($V_i \approx V_{OH}$), l'uscita sarà ancora più vicina a V_{OL}



Se invece la curva fosse ripida vicino a V_{OH} e V_{OL} (prendiamo un caso estremo):



→ caso $V_i = V_{OL}$ + disturbo →



→ disturbo amplificato → rischio che per via di altri blocchi si finisca in regione proibita

Dunque se tutti i gate sono "rigenerativi" (detti così perché attenuano il disturbo portando il segnale disturbato a essere ≈ quello desiderato) allora il circuito non sarà instabile. Attraversando la catena di invertenti rigenerativi, qualsiasi disturbo iniziale (entro un certo limite di ampiezza) verrà completamente attenuato. Si può dunque dire che il segnale disturbato viene allontanato dalla regione logica, portandolo verso uno dei due livelli nominali.

Fan-IN (FI) e Fan-out (FO): numero di ingressi e di uscite di una porta logica. Più porte, più il sistema è complesso, diverse sono le prestazioni (es. una OR a 2 o a 4 ingressi ha prestazioni diverse). In CMOS il no di uscite non influenza la VTC ma solo la dinamica. Il FO influenza la corrente I_O assorbita (carico dell'esterno).

Un invertitore ideale ha le seguenti caratteristiche



- Livelli logici nominali: $V_{OL} = 0$, $V_{OH} = V_{DD}$
- Swing logico: $SW = V_{DD}$
- Soglia Logica: $V_{TL} = \frac{V_{DD}}{2}$
- Margini di rumore: $V_{IH} = V_{IL} = V_{DD}/2$ e $NM_H = NM_L = V_{DD}/2$
- Rigenerativo
- Fan-in: 1, Fan-out: ∞

a rappresentare una R_O ∞ e dunque assenza di assorbimento di corrente.

I gate hanno ovviamente un comportamento dinamico, nel senso che non accade tutto istantaneamente. La velocità di funzionamento di un sistema digitale è determinato dal "ritardo di propagazione" delle porte logiche che lo costituiscono, ma fan sì che la risposta a un gradino ideale (da t_1) non sia un gradino reale.
es. un gradino in ingresso a un invertitore può causare questa uscita:



t_f e t_r: tempo di salita/discesa tra il 10% e il 90%
$t_{p,HL}$ e $t_{p,LH}$: tempo di propagazione tra gli istanti di commutazione dell'ingresso e il 50% dell'escursione di tensione

Caso generale (in cui anche l'ingresso è imperfetto), t_{FO} e t_{FO} dipendono da t_{rI} e t_{fI}



Si definisce "ritardo di propagazione" di una porta logica la media tra $t_{p,HL}$ e $t_{p,LH}$,

$$t_p = \frac{t_{p,HL} + t_{p,LH}}{2}$$

Per misurare t_p di un invertitore si può costruire un oscillatore ad anello, ma deve avere un numero N dispari di invertitori aventi in retroazione (se fosse pari dopo un loop non commuterebbero).



Il circuito oscilla con periodo $T_{RING} = 2 \cdot N \cdot t_p$.
Torna utile per confrontare diverse tecnologie, ma da NON deve trarre preso a riferimento per stabilire la frequenza con cui funzioneranno in un circuito reale (soggetto ad altri effetti), ma funziona invece a f di 10÷100 volte minori di quella dell'oscillatore.

↗ perché t_p dipende dall'ingresso, dal carico (uscita) e dal dimensionamento

Il ritardo di propagazione nasce essenzialmente dagli effetti reattivi del circuito (dei BJT, delle connessioni, ...).
t_p può essere facilmente modellato come circuito RC.



si ha che $t_{50\%} = 0.69 \cdot \tau$
$t_{10\% \to 90\%} = 2.2\,\tau$

Consumo di potenza dei circuiti logici

$P(t) = V(t) \cdot I(t)$ p. istantanea

$P_{AV} = \lim_{T_0 \to \infty} \frac{1}{T_0} \int_{-T_0/2}^{T_0/2} P(t)\,dt$ $\qquad P_{AV} = \frac{1}{T} \cdot \int_{-T/2}^{T/2} P(t)\,dt$ p. media nel caso generico e nel caso periodico.

Si definisce poi $E = \int_{t_1}^{t_2} P(t)\,dt$ l'energia, comprensiva di:
- Energia che il circuito scambia attraverso gli ingressi (E_i)
- Energia che il circuito scambia attraverso le uscite (E_o)
- Energia che il circuito scambia attraverso le alimentazioni (E_{DD})
- Energia che il circuito accumula nei componenti reattivi (E_r) $\to 0$ in regime periodico
- Energia che il circuito dissipa sotto forma di calore (Q)

↳ la somma di tutti questi, per principio di conservazione dell'energia, sarà 0 su qualsiasi intervallo temporale

È importante analizzare il consumo di potenza di un circuito elettronico per valutarne fattibilità, costi e affidabilità.
In regime periodico, $E_R \to 0 \Rightarrow E_i + E_o + E_{DD} + Q = 0$, E_i e E_o sono $\ll E_{DD} \Rightarrow Q \simeq -E_{DD} \Rightarrow$ in un circuito digitale tutta la potenza assorbita dall'alimentazione viene dissipata sotto forma di calore.

La potenza dissipata P da una porta logica si divide in due tipologie:
- Potenza statica: assorbita dall'alimentazione quando l'uscita è fissa a un valore
- Potenza dinamica: assorbita dall'alimentazione quando l'uscita commuta (alto → basso o basso → alto).
È proporzionale alla f di commutazione del circuito $P_d = \frac{E_{LH} + E_{HL}}{T}$



↳ esiste una f^* a cui $P_d = P_s$.

Realizzazione dell'invertitore.



Idealmente:
$R_O \to 0$, $I_i \to 0$, unidirezionalità (V_i determina V_o e non viceversa)
Gli invertitori funzionano da interruttore controllato in tensione



Logica positiva Logica negativa

Invertitore logico positivo:

(PU = pull-up, PD = pull-down)



$I = \frac{V_{DD}}{R + R_{ON}}$, $V_o = R_{ON} \cdot I$ $\Rightarrow V_o = V_{DD} \cdot \frac{R_{ON}}{R + R_{ON}}$

OFF



→ Funziona effettivamente come un invertitore: $V_i = V_{DD} \to V_o \simeq 0$
$V_i = 0 \to V_o = V_{DD}$
→ $V_{OH} \sim V_{DD}$

Invertitore logico complementare:



↖ $V_o = V_{OL}$ → logica ideale (la logica positiva non ha $V_o = V_L$)
↖ $V_o = V_{OH}$

(Tutti gli switch sono chiaramente dei transistor)

• Switch con logica invertita

Per rappresentare meglio le capacità parassite e dunque la non-istantaneità della commutazione



Invertitore ECL: (non importante)



Nota: R_{PU} = resistenza di pull-up (L → H)
R_{PD} = " di pull-down (H → L)

E_{LH} e t_{pLH} in logica complementare



→ nella fase LH (Low-High), ovvero in cui l'ingresso passa da Low a High, si ha che $V_o(t) = V_{DD}(1 - e^{-t/(R_{PU} \cdot C_L)}) \to t_{pLH} = 0.69 \cdot R_{PU} \cdot C_L$
Inoltre $E_{LH} = V_{DD} \cdot \int_0^\infty I_{DD}(t)\,dt = V_{DD} \cdot \int_0^\infty C_L \cdot \frac{dV_o}{dt} \cdot dt = V_{DD} \cdot C_L (V_o(\infty) - V_o(0)) = V_{DD}^2 C_L$

E_{HL} e t_{pHL} in logica complementare (High-Low)



$V_O(t) = V_{DD} \cdot e^{-t/(R_{PD} \cdot C_L)} \rightarrow t_{pHL} = 0.69 \cdot R_{PD} \cdot C_L$

$E_{HL} = 0$ ← la corrente erogata una sola volta di uscita è 0 (l'alimentazione "non arriva" al circuito)

Osservazioni sulla logica complementare

- Se R_{PU} è diverso R_{PD} allora $t_{pHL} \neq t_{pLH}$
- nella transizione LH la alimentazione assorbe una energia $E_{LH} = C_L V_{DD}^2$, di cui ~metà viene accumulata nel condensatore ($E_{LH} = \frac{1}{2} C_L V_{DD}^2$) e ~metà viene dissipata sotto forma di calore.
- nella transizione HL non viene assorbita energia MA viene dissipata su R_{PD} quella che era stata accumulata dal condensatore in LH.

⇒ La potenza dissipata è dunque $P_d = f \cdot C_L \cdot V_{DD}^2$ (metà sotto forma di ∆ su R_{PU} in LH, metà su R_{PD} in HL). Posso dunque abbassare in tre modi, con i corrispettivi svantaggi:

→ abbasso f → riduco le prestazioni in termini di velocità
→ abbasso V_{DD} → riduco il Noise Margin (il obiettivo comunque è di fatto una alimentazione V_{DD} bassa t_p (comunque desiderato))
→ abbasso C_L → vado a modificare dimensioni/connessioni dei transistor interessati

Per confrontare diverse tecnologie usiamo anche il prodotto "PDP" = $P_d \cdot t_p$.
Più è piccolo meglio è.

Richiamo sui MOSFET



$V_{GS} + V_{DG} = V_{DS}$, V_{GS} e V_{DS}, così come I_G e I_D, sono indipendenti tra loro.

$I_S = I_G + I_D$ ($I_G = 0$)

I_D in funzione di V_{GS} (a V_{DS} fissato): transcaratteristica

I_D in funzione di V_{DS} (a V_{GS} fissato): caratteristica di uscita

Ricordiamo poi che V_{GS} deve essere $> V_{TN}$ (di una certa tensione di soglia) prima di aprire il canale

Nota: se Source e Body (nonostante un spesso non si rappresenta perché corto circuitato al Source) non sono cortocircuitati allora diventa più difficile aprire il canale. V_{TN} diventa $V_{TN} = V_{TN0} + \gamma_m \left(\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|} \right)$ ← V_{TN} aumenta ⇒ più difficile aprire il gate.

↑ tensione di soglia quando S e Body sono cortocircuitati

i impurità solo sapere che se $V_{SB}\uparrow$, anche $V_{TN}\uparrow$

Nota: tutti i MOSFET sullo stesso pezzo di silicio hanno lo stesso Body



In zona triodo il transistor si comporta da resistore controllato ($V_{GS}\uparrow$, $R_{EQ}\downarrow$)

In zona di saturazione il transistor si comporta da "generatore di corrente"

La corrente che scorre è

$$I_D = \begin{cases} 0 & \text{per } V_{GS} < V_{TN} \\ \beta_m \left((V_{GS} - V_{TN}) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right) & \text{per } V_{GS} \geq V_{TN} \text{ e } V_{DS} < V_{GS} - V_{TN} \\ \frac{\beta_m}{2} (V_{GS} - V_{TN})^2 & \text{per } V_{GS} \geq V_{TN} \text{ e } V_{DS} \geq V_{GS} - V_{TN} \end{cases}$$



Per altri dettagli sul MOSFET, vedi il riassunto (guardo poi eventualmente se la parte di Angelotti ha più dettagli)

↳ Tutto riassunto nei primi 20 minuti della lezione del 9/04/26

INVERTITORI BASATI SUL MOSFET

• Invertitore MOS (= un utilizzo MOSFET come switch) con carico resistivo

Non essendo più uno switch ideale "manuale", dobbiamo considerare anche le relazioni del MOSFET.



Ricaviamo la VTC (V_O in funzione di V_i)

Vediamo che $V_i = V_{GS}$ e $V_O = V_{DS}$

Avremo 3 regioni operative



$V_O \geq V_i - V_{TN} \equiv V_{DS} \geq V_{GS} - V_{TN}$

$V_i \leq V_{TN} \equiv V_{GS} \leq V_{TN}$

$V_O < V_i - V_{TN} \equiv V_{DS} < V_{GS} - V_{TN}$



$I_{RD} = I_{NMOS} \Rightarrow I_{NMOS} = \frac{V_{DD} - V_O}{R_D}$

↳ sono le zone di prima (★) ma viste su un altro grafico

Inoltre sappiamo che I_{NMOS} dipende ancora da V_{GS} ⇒ $I_{NMOS}(V_{GS}, V_{DS}) \equiv I_{NMOS}(V_i, V_O)$.

Modello ideale: per $V_i \leq V_{TN}$ (OFF) $\Rightarrow I = 0$, $V_o = V_{DD}$

per $V_i > V_{TN}$ e $V_o \geq V_i - V_{TN}$ (SAT) $\Rightarrow I_{NMOS} = \frac{\beta_n}{2}(V_i - V_{TN})^2$,

siccome poi $I_{NMOS} = \frac{V_{DD} - V_o}{R_D} \Rightarrow \frac{\beta_n}{2}(V_i - V_{TN})^2 = \frac{V_{DD} - V_o}{R_D}$

$\Rightarrow V_o = V_{DD} - R_D \cdot \frac{\beta_n}{2}(V_i - V_{TN})^2$ ← V_o in SAT

per $V_i > V_{TN}$ e $V_o < V_i - V_{TN}$ (TRIODO), $I_{NMOS} = \beta_n\left((V_{GS} - V_{TN}) \cdot V_{DS} - \frac{1}{2}V_{DS}^2\right)$ e $I_{NMOS} = \frac{V_{DD} - V_o}{R_D}$

$\Rightarrow V_o = V_{DD} - R_D \cdot \beta_n\left((V_i - V_{TN}) \cdot V_o - \frac{V_o^2}{2}\right)$



→ più nel dettaglio,



↑

VTC dell'invertitore usando un MOSFET

(nota che è molto simile a quella "ideale" dell'invertitore, ↳)

Potevo anche lavorare in modo "grafico" e non algebrico come appena fatto (detto metodo "curva di carico e punto di lavoro")



Dal circuito dell'inv ho trovato che $I_{NMOS} = \frac{V_{DD} - V_o}{R_D}$. Intersecato questo con la caratteristica della I_{NMOS} imposta dal MOSFET →



→

grafico delle intersezioni

(graficando tutti i punti di intersezione ottengo lo stesso grafico)

Ad ogni modo, qualsiasi sia il metodo per arrivarci, si giunge alla conclusione che la VTC di un invertitore realizzato tramite MOSFET ha la forma trovata:



Inoltre le varie grandezze di interesse sono date dalle seguenti formule (non ricavate a lezione ma date per buone):

$$V_{OH} = V_{DD} \qquad V_{OL} = \frac{V_{DD}}{1 + R_D\beta_n(V_{DD} - V_{Tn})}$$

$$V_{IL} = V_{Tn} + \frac{1}{R_D\beta_n} \qquad V_{IH} = V_{Tn} + 1.63\sqrt{\frac{V_{DD}}{R_D\beta_n} - \frac{1}{R_D\beta_n}}$$

$$V_{TL} = V_{Tn} - \frac{1}{R_D\beta_n} + \sqrt{\left(\frac{1}{R_D\beta_n}\right)^2 + \frac{2(V_{DD} - V_{Tn})}{R_D\beta_n}}$$

possono essere variati per progettare l'invertitore desiderato

← Dipendono tutti da V_{DD}, R_D, β_n e V_{TN}

⇒ sono tutte variabili di progetto arbitrarie

* eccetto V_{TN} che è bene o male fissa

Considerazioni:

V_{OL} è $\neq 0$ (caso ideale $V_{OL} = 0$), mi servirebbe $R_D \uparrow\uparrow$. Inoltre $R_D \uparrow\uparrow$ comporta anche P_S (potenza statica) $\downarrow\downarrow$ (ottimo) ma vedremo che incide negativamente sul comportamento dinamico



Abbiamo visto che nella transizione LH si ha $t_{pLH} = 0.69 \cdot R_d \cdot C_L$



Ricordando che $t_p = \frac{t_{pHL} + t_{pLH}}{2}$.

lo svantaggio di aumentare R_d ← è che aumenta t_p. Bisogna quindi trovare un compromesso di R_d.

Per valutarne il comportamento dinamico tengo conto delle capacità





Nella fase dinamica, essendoci il condensatore, non vale più che I_D (= I_{NMOS}) = I_R, poiché la corrente fluisce anche nel condensatore (I_C). LKC: $I_R = I_D + I_C$.

Ipotizziamo per semplicità $R_d \uparrow$ e dunque $I_{RD} \ll I_D$

⇒  ⇒ Ho la sola scarica di C_L sul MOSFET ⇒ $I_D \simeq I_C$

Si sceglie un compromesso

un compromesso di R_D t.c. $t_{pLH} \gg t_{pHL}$ (si mette abbastanza a caricare ma poco a scaricare), e dunque $R_D \gg R_{eq}^{NMOS}$, con R_{eq}^{NMOS} il MOSFET visto come resistore

L'invertitore fatto con MOSFET come descritto ha una carica più lenta della scarica (di 5/10 volte)

↳ non ci accontentiamo di questo compromesso e vediamo il CMOS

da capire meglio perché

↳ è importante perché il condensatore risolve questo problema, recuperando rapidi cambi di uscita

il vantaggio di un complementare è che non c'è una R_D fissa

• Invertitore CMOS (complementary MOS)

È essenzialmente un invertitore complementare realizzato con MOSFET (il MOS appena visto è invece un inv. a logica positiva).

Avevamo già visto che la logica complementare era migliore perché permetteva $V_{OL} = 0$, vediamo come si realizza e come si comporta con i MOSFET come switch.

Come abbiamo visto, in logica complementare abbiamo due switch opposti. Useremo quindi un NMOS e un PMOS. È più complesso e costoso a livello realizzativo. Ricaviamo la VTC. Qui abbiamo due transistori, quindi ho potenzialmente 9 regioni di funzionamento:



NMOS \ PMOS	OFF	SAT	TRIODO
OFF	·	·	·
SAT	·	·	·
TRIODO	·	·	·

la VTC è l'unione delle tre regioni $I_{DSP} = I_{DSN}$, quindi possono essere rappresentati sullo stesso grafico.

(regione n = "del N-MOSFET" → regione p = "del P-MOSFET")

Vediamo che $V_i = V_{GS_n} = V_{DS} - V_{SGp}$ e $V_o = V_{DS_n} = V_{DD} - V_{SGp}$

↳ Notiamo però che nella pratica le cose vanno di meno:

Il PMOS è: OFF quando $V_{SG} < V_{Tp} \Rightarrow V_{DD} - V_i < |V_{Tp}| \equiv V_i > V_{DD} - |V_{Tp}|$ (costante)

TRIODO quando $V_{SG} > V_{Tp} \Rightarrow V_i < V_{DD} - |V_{Tp}|$ e $V_o < V_i - |V_{Tp}|$ (variabile)

SATURO quando $V_i < V_{DD} - |V_{Tp}|$ e $V_o > V_i + |V_{Tp}|$



Il NMOS è: OFF quando $V_{GS} < V_{TN} \Rightarrow V_i < V_{TN}$

TRIODO quando $V_{GS} > V_{TN}$ $(V_i > V_{TN})$ e $V_{DS} < V_{GS} - V_{TN}$ $(V_o < V_i - V_{TN})$

SATURO quando $V_{GS} > V_{TN}$ e $V_o > V_i - V_{TN}$



Disegnato insieme



Si fanno in totale

simmetrici



Per ottenere poi la VTC dovrei andare a porre in ogni regione $I_{PMOS} = I_{NMOS}$, e trovare l'andamento della V_O in ogni regione, come fatto per l'invertente MOS. Analogamente si potrebbe anche fare il metodo carico-punto di lavoro, come visto per l'invertente MOS. Non stiamo a fare i calcoli, la curva viene così:



- MOLTO più simile al caso ideale e nota che la curva è simmetrica $\Rightarrow$ tempo di carica e di scarica saranno circa uguali

A parte che i due MOSFET abbiamo $\beta_p = \beta_n$ e $|V_{Tp}| = V_{TN}$, la VTC (•) è perfettamente simmetrica

Caso ideale

(nel caso di bilanciamento perfetto ($\beta_n = \beta_p$, $|V_{Tp}| = V_{TN}$) e dunque nel caso di perfetta simmetria queste sono verità)

Equazioni dei vari punti di interesse:

$$V_{OL} = 0; \qquad V_{OH} = V_{DD};$$
$$V_{TL} = \frac{V_{DD}}{2}; \quad V_{IL} = \frac{3V_{DD} + 2V_T}{8}; \quad V_{IH} = \frac{5V_{DD} - 2V_T}{8};$$

nota che grazie alla simmetria sono MOLTO più semplici del caso MOS

Il CMOS viene detto "Ratioless" perché V_{OL} e V_{OH} non dipendono dalla dimensione dei transistor

Nota: per avere $\beta_n = \beta_p$ devo avere il PMOS 2-4 volte più largo del NMOS

$$\left(\frac{W}{L}\right)_p \simeq 2\text{-}4 \left(\frac{W}{L}\right)_n$$

Notiamo inoltre che a regime c'è solo uno dei due MOSFET acceso



Nota sul valore di soglia:
nel caso $\beta_p \neq \beta_n$ o $|V_{Tp}| \neq V_{TN}$, il valore di soglia logica V_{TL} si trova con

$$V_{TL} = V_I = \frac{\sqrt{\frac{\beta_p}{\beta_n}}(V_{DD} - |V_{Tp}|) + V_{Tn}}{\sqrt{\frac{\beta_p}{\beta_n}} + 1}$$

cambiare β_p e β_n significa variare le dimensioni $\left(\frac{W}{L}\right)$ dei MOSFET.

$\frac{\beta_p}{\beta_n} \uparrow \Rightarrow V_{TL} \uparrow$, $\frac{\beta_p}{\beta_n} \downarrow \Rightarrow V_{TL} \downarrow$

(calcoli visti a lez, ma non importanti)

caratteristica NMOS



Vediamo come si comporta dinamicamente il CMOS



$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

Transizione HL



$\Rightarrow$ Il PMOS va OFF $\Rightarrow$ C_L si scarica sul N-MOSFET



Il MOSFET è quindi "un resistore", che chiamiamo R_n

circuito equivalente



Transizione LH



$\Rightarrow$ l'NMOS va OFF $\Rightarrow$



Il MOSFET è quindi "un resistore", che chiamiamo R_p

terminato il transitorio $(t \to \infty)$



Calcoliamo t_p in due modi:

- Primo metodo



$$I_{dm} = -C_L \cdot \frac{dV_O(t)}{dt} \leftarrow \text{eq. diff. non lin.}$$

$$\Rightarrow \int_0^{t_{pHL}} I_{dm}(t)\,dt = \int_{V_{DD}}^{V_{DD}/2} C_L\,dV_O$$

$\rightarrow$ voglio calcolare I_{dm} in un lasso di tempo. So che quando $t=0$, $V=V_{DD}$, e dopo t_{HL} (per definizione di t_p) $V = V_{DD}/2$

$$\Rightarrow I_{AV} \cdot t_{pHL} = C_L \cdot \frac{V_{DD}}{2} \Rightarrow \boxed{t_{pHL} = C_L \cdot \frac{V_{DD}}{2 I_{AV}}}$$

$\leftarrow$ se ho un modo per calcolare bene la corrente media, allora posso trovare t_{pHL}.

Se ad esempio la corrente fosse lineare nel tempo avrei la stessa



Media (average)

allora $\int I$ sarebbe $\approx \frac{I_{DN}(V_{DD}) + I_{DN}(V_{DD}/2)}{2}$ (area (≈ integrale)).

↳ in $V_o = V_{DD}$ si ha NMOS in SAT $\Rightarrow I_{DN}(V_{DD}) = \beta_n (V_{DD} - V_{TN})^2$

in $V_o = V_{DD}/2$ si ha NMOS in TRIODO $\Rightarrow I_{DN}(V_{DD}/2) = \beta_n \left((V_{DD} - V_{TN}) \cdot \frac{V_{DD}}{2} - \frac{(V_{DD}/2)^2}{2}\right)$

$\Rightarrow t_{pHL} = C_L \cdot \frac{V_{DD}}{2 I_{AV}} = \frac{\alpha_n \cdot C_L}{\beta_n \cdot V_{DD}}$ con $\alpha_n = \frac{2}{\frac{7}{4} - \frac{3V_{TN}}{V_{DD}} + \left(\frac{V_{TN}}{V_{DD}}\right)^2}$

Analogamente si dimostra per il PMOS che $t_{pLH} = \frac{\alpha_p \cdot C_L}{\beta_p \cdot V_{DD}}$ con $\alpha_p = \frac{2}{\frac{7}{4} - \frac{3|V_{TP}|}{V_{DD}} + \left(\frac{V_{TP}}{V_{DD}}\right)^2}$ ≈

calcoli mai fatti a lezione

$t_p = \frac{t_{pHL} + t_{pLH}}{2}$

$t_p = \frac{C_L}{V_{DD}} \cdot \frac{\left(\frac{\alpha_p}{\beta_p} + \frac{\alpha_n}{\beta_n}\right)}{2}$ ← con tutte le approssimazioni fatte (il caso reale è sicuramente molto più complesso)

approssimabile come semisomma. Meglio effetti dei due circuiti per (..)

- Secondo metodo

Sappiamo che $t_p = \frac{t_{pHL} + t_{pLH}}{2} \simeq 0.69 \cdot C_L \cdot \frac{R_n + R_p}{2}$

..



Le resistenze equivalenti rappresentative dei MOSFET nelle rispettive fasi HL e LH vanno stimate empiricamente e dipendono da tutti i parametri ($V_t, V_{DD}, \dots$):

$R_N = \frac{R'_N}{\left(\frac{W}{L}\right)_n}$ $R_p = \frac{R'_p}{\left(\frac{W}{L}\right)_p}$ (R'_N e R'_p componenti di R_N e R_p dipendenti da tutti i parametri eccetto W e L)

Studio della capacità

Per ora abbiamo sempre trattato C_L come rappresentativo di tutti gli effetti reattivi. Possiamo in realtà andare a scorporare gli effetti che causano questo C_L* e rappresentare ogni effetto tramite una propria capacità, con il vantaggio di poter poi andare ad agire su alcune di queste.

* nel caso di interconnessioni realizzate tramite MOSFET



La necessità di agire sulle capacità deriva dal fatto che t_p ne è dipendente, e a noi interessa poter gestire t_p.

nota: vogliamo studiare la C_L del primo invertitore ma ne



circuito in più strati

effetti dovuti al carico connesso ad esso

← da qui una ha capito, ma non è importante minimizzare

- C_W capacità nel collegamento tra gli anni creata dal collegamento tra essi ("wire")
- Tutte le capacità interne del MOSFET



Tuttavia C_{SB} la trascuriamo se B e S sono cortocircuitati, e quindi trascuriamo anche C_{GB} (è già C_{GS}). Inoltre noi stiamo cercando le capacità che compongono la capacità sull'uscita, e da qui punto di vista C_{GS} non è influente. Rimaniamo con le seguenti:



$i_{GDP} = C_{GDP} \cdot \frac{d(V_{DD} - V_x)}{dt} = C_{GDP} \cdot \frac{dV_x}{dt}$ ($\frac{dV_{DD}}{dt} = 0$)

$i_{GD2} = C_{GD2} \cdot \frac{d(V_{DD} - V_x)}{dt} = C_{GD2} \cdot \frac{dV_x}{dt}$

come se fossero tra V_x e ground ⇒ li sommiamo agli altri nel calcolo della C_L

Valutiamo come contribuiscono $C_{GDP} + C_{GDN}$. Sfruttiamo il "Teorema di Miller".

$i_C = C \cdot \frac{d}{dt}(V_i - V_o) = C \cdot \frac{d}{dt}(V_i - A_v \cdot V_i) = C \cdot \frac{d}{dt} V_i (1 - A_v)$

$\equiv C \cdot \frac{d}{dt}\left(\frac{V_o}{A_v} - V_o\right) = C \cdot \frac{d}{dt} V_o \cdot \left(\frac{1}{A_v} - 1\right)$ ($V_i = \frac{V_o}{A_v}$)

Chiaramente, essendo moltiplicati per 2, C_{GP} e C_{GN} sono i termini che danno maggior contributo.

T. Miller: 

capacità esterna all'invertitore

+ piccola considerazione la i_{im} verso opposto.

$\Rightarrow C_L = C_W + C_{DBN} + C_{GD2} + C_{DBP} + C_{GP2} + 2(C_{GDP} + C_{GDN})$

$\Rightarrow C_L = C_{INT} + C_{EXT}$

capacità intrinseca dell'invertitore

capacità di fan-out (dipende da quante porte sono connesse in uscita all'invertitore)

↳ Applicato al circuito

L'invertitore può essere visto come amp. di guadagno $A_v \simeq -1$.

$i = (C_{GDP} + C_{GDN}) \cdot \frac{d}{dt}(V_i - V_x) = -1$

$\simeq (C_{GDP} + C_{GDN}) \cdot \frac{d}{dt}(V_x) \cdot \left(\frac{1}{A} - 1\right)$

$\simeq -2 \cdot (C_{GDP} + C_{GDN}) \cdot \frac{d}{dt}(V_x)$

Osservazioni:

C_{INT} dipende da come sono costruiti i MOSFET, dunque $C_{INT} \downarrow$ se $W \downarrow$ e $L \downarrow$ (o W_P e L_P nel caso dei PMOS). Molto che per avere $\beta_p = \beta_n$ avevamo detto che PMOS è più grande di NMOS, quindi il PMOS porta un contributo capacitivo più elevato di quello del NMOS. C_{EXT} è completamente indipendente dal dimensionamento dei MOSFET.

Possiamo dunque agire su C_{INT}. t_p è $t_p = 0.69 \cdot \frac{(R_n + R_p)}{2}(C_{INT} + C_{EXT})$. Sappiamo che scegliendo $\beta_p = \beta_n$ e $R_p = R_n$, $t_{pHL} = t_{pLH}$. Tuttavia abbiamo anche detto che $\mu_p = \mu_n \Rightarrow$ PMOS $2 \div 4$ NMOS $\Rightarrow C_L$ grande.

Si potrebbero dunque costruire degli invertitori

Possiamo riscrivere t_p:

$$t_p = 0.69\frac{R_{p,ref}+R_{n,ref}}{2}(C_{int,ref}+C_{ext}) = 0.69R_{ref}(C_{int,ref}+C_{ext}) = 0.69R_{ref}C_{int,ref}\left(1+\frac{C_{ext}}{C_{int,ref}}\right)$$

($R_{REF} = R_{pREF} + R_{nREF}$; raccolgo $C_{INT,REF}$)

→ Se aumento sia R_p sia R_n di un fattore S (scelto il PMOS e l'NMOS), C_{INTREF} aumenta e R_{REF} diminuisce di S:

$$t_p = 0.69\frac{R_{ref}}{S}(S\cdot C_{int,ref})\left(1+\frac{C_{ext}}{SC_{int,ref}}\right) = 0.69R_{ref}C_{int,ref}\left(1+\frac{C_{ext}}{SC_{int,ref}}\right) = t_{p0}\left(1+\frac{C_{ext}}{SC_{int,ref}}\right)$$

Notiamo quindi che per $S\to\infty$ ($t_p \to t_{p0}$, dove t_{p0} non dipende dal carico). Tuttavia anche con transistor enormi non si riesce comunque a scendere a un $t_p < t_{p0}$.



Sappiamo che $t_p = t_{p0}\cdot\left(1+\frac{C_L}{S\cdot C_{INT}}\right)$.
Come visto, se $S\uparrow$, $C_{INT}\uparrow$.
Essendo C_L molto grande, per avere $t_p < t_{p0}$ si vorrebbe una S enorme. Facendo ciò però aumenta la capacità di gate dell'inv. il comportamento primo vede una C_L enorme (quella del gate dell'invertitore) e dunque continuiamo a spostare il problema

$t_{pL} = t_{p0}\cdot\left(1+\frac{C_L}{C_{INT2}}\right)$ ↓
$t_{p1} = t_{p0}\cdot\left(1+\frac{C_{G2}}{C_{INT1}}\right)$ ↑
$t_{pL}\downarrow$ ma $t_{p1}\uparrow$

L'invertitore è a volte collegato all'esterno tramite i cosiddetti "PAD" (piccoli rettangoli metallici) (nei circuiti integrati). Sebbene i PAD siano piccoli (mm) gli invertitori a essi connessi sono molto più piccoli (nm). Quindi per l'invertitore il PAD rappresenta una capacità enorme in uscita — V_0, C_L.

Studiamo allora una catena di inverter (Buffer)



Quindi non si può massimizzare il t_p del circuito ingrandendo solo un carico esterno ma bisogna considerare ogni componente del sistema e mirare a ridurre il t_p totale

$\Rightarrow t_{p_{tot}} = \sum_{m=1}^{4} t_{pm}$ $\quad t_p = t_{p0}\left(1+\frac{C_{G3}}{C_{INT2}}\right)$

Se aumento W (dimensioni dei MOSFET) aumento C_{INT} e dunque anche C_G di ogni inverter, in modo uguale, il che vuol dire che $\frac{C_{GN}}{C_{INT,N}}$ è una costante. Chiamiamo tale costante γ. Tipicamente $\gamma \simeq 1$.

Posso dunque riscrivere

$$t_{pTOT} = \sum_{m=1}^{N} t_{p,m} = \sum_{m=1}^{N} t_{p0}\left(1+\frac{C_{G,N+1}}{C_{INT,N}}\right) = \sum t_{p0}\left(1+\frac{C_{G,N+1}}{\gamma C_{G,N}}\right)$$

$\frac{C_{G,N+1}}{C_{G,N}}$ è detto "fan-out effettivo" (f_m).

↳ Significa "quanti invertitori identici all'ennesimo invertitore sono collegati ad esso"

se fossero grandi uguali allora C_G^m e C_G^{m+1} sono uguali ($f_m = 1$)

$\Rightarrow t_{pTOT} = \sum_m t_{p0}\left(1+\frac{f_m}{\gamma}\right)$. t_{p0} e γ fissati, devo scegliere $f_1, \dots, f_m$ (= "come devo scalare gli invertitori rispetto a quello iniziale".

Quindi data la capacità in uscita (C_L) e quella in ingresso al primo invertitore della catena (C_{G1}, controllabile), si può dimostrare che il dimensionamento ottimale è scegliere $f_1 = \dots = f_m$ (solitamente $= 2\div3$)

es.

(rispetto al dimensionamento del primo inv.))

es. 

$\Rightarrow f_m = 2.5$

Potenza

Idealmente il CMOS non ha alcun consumo di potenza statica (potenza per mantenere costante il valore logico presente) perché (idealmente) nel CMOS non scorre in regime statico corrente (a V_{DD} perché è acceso un solo MOSFET alla volta, e $I_n = I_p$.



$\Rightarrow P_S = 0$ $\quad (V_{DD}\cdot I_D = 0)$

In realtà esiste una I_{LEAK} interna al MOSFET $P_S = I_{LEAK}\cdot V_{DD}$
$\Rightarrow$ un circuito digitale che "non sta facendo nulla" consuma comunque un po di corrente. Si può minimizzare abbassando il più possibile V_{DD} e fare dei transistor con una tensione di soglia dei MOSFET più elevata.

La potenza dinamica è dovuta invece all'energia necessaria a caricare/scaricare il condensatore nei passaggi LH e HL:
$E = \int_0^\infty V_{DD}\, I_{DD}(t)\, dt = C_L V_{DD}^2 = E_{LH}$ (che avevamo già calcolato in passato)
- fase LH → la capacità accumula $\frac{1}{2}C_L V_{DD}^2$, l'altra metà $\sim$ è dissipata sotto forma di calore (R)
- fase HL → la capacità accumulata va tutta all'NMOS e poi a GND.

Avevamo già visto che $P_D = (E_{HL}+E_{LH})\cdot f$ (f frequenza di commutazione in un dato periodo considerato, se valuto la P_D dissipata in un periodo in cui il valore logico si mantiene costante ($f=0$) allora ovviamente non viene dissipata potenza dinamica P_D)

La capacità media che viene dissipata a ogni commutazione è $P_0 = C_{EFF} \cdot V_{DD}^2$. Si può cioè agire abbassando V_{DD} o abbassando C_L, ovvero con MOSFET più piccoli, ma non troppo per via di ciò discusso nella formazione di t_p.

↑ fattore più importante (è al quadrato)

Detti inoltre t_r e t_f i tempi di commutazione dell'ingresso, che abbiamo sempre considerato ideale ($t_r = t_f = 0$), la loro non idealità reale comporta che esiste un istante per cui PMOS e NMOS sono accesi contemporaneamente per un breve lasso di tempo. Questo comporta un picco di corrente che scorre verso l'uscita durante t_r e t_f



← sempre assunto come

Dicendo $t_r = t_f = t_{sc}$, la potenza dissipata per questo causa è $P_{dp} = t_{sc} \cdot I_{pk} \cdot V_{DD} \cdot f$ (caso ideale $t_{sc}=0 \Rightarrow P_{dp}=0$)

Logica combinatoria

Circuito logico combinatorio: (a regime) l'uscita a un certo istante dipende solo dall'ingresso a tale istante
Circuito logico sequenziale: l'uscita è ancora in funzione degli ingressi passati

Logica statica CMOS: logica in cui V_o a regime è connesso tramite MOSFET a 0 (ground) o a V_{DD}).



Come già visto i CMOS sono tali in quanto sono costituiti da una rete di pull-down, formata da transistori NMOS, e una rete di pull-up, formata da PMOS.



ex. rete a due ingressi

La rete dovrà fare sì che il circuito di pull-up (PU) crei un collegamento tra V_{DD} e V_o quando ($\Rightarrow V_o = V_{DD}$) a funzione da implementare, mentre la rete di pull-down (PD) dovrà fare sì che si crei il collegamento GND → V_o (V_o = GND). Inoltre bisognerà progettare la rete in modo che PU e PD "funzionino" una alla volta.

Vediamo perché finora abbiamo usato PMOS per il pull-up e l'NMOS per il pull-down.

(ricordo che attiv. circuitale: la corrente nel NMOS va da D→S, nel PMOS da S→D)

(fisicamente è opposto)



L'NMOS non arriva a $V_o = V_{DD}$



↑ con il PMOS non arriva a 0 ma a $|V_{Tp}|$

Serie e parallelo (in MOS della stessa famiglia (tutti: N o tutti P)



1) X e Y connessi se A = 1 e B = 1 (serie di NMOS)
2) X e Y connessi se A = 0 e B = 0 (serie di PMOS)
3) X e Y connessi se A = 1 o B = 1 (// di NMOS) (almeno uno dei due)
4) X e Y connessi se A = 0 o B = 0 (// di PMOS) (almeno uno dei due)

Esempi: logiche CMOS a due ingressi



Metodo generale di sintesi delle reti PU e PD

- La rete di PD si realizza prendendo l'espressione della Y, negandola ($\bar{Y}$) e facendo sì che gli ingressi compaiano tutti "normali" (non negati) tramite
- La rete di PU si realizza prendendo l'espressione normale della Y ma facendo sì che gli ingressi compaiano tutti negati
⇒ Dopodiché semplicemente, in entrambi i casi, si troduranno i + in parallelo e i · in serie

La realizzazione di una porta CMOS a N ingressi richiede N NMOS e N PMOS ⇒ 2N MOS

Un singolo stadio CMOS produrrebbe un ingresso invertito, per questo si usano spesso NAND e NOR ("neganno" l'uscita invertita). Questo richiede tuttavia un NOT in uscita a ogni gate invertente di interesse ⇒ un gate non-invertente è più grande e più lento

Esempio: $Y = \overline{D + A \cdot (B+C)}$
Sintesi della rete PD: $\bar{Y} = D + A \cdot (B+C)$
Sintesi della rete PU: $Y = \overline{D + A \cdot (B+C)} = \bar{D} \cdot (\bar{A} \cdot \overline{(B+C)}) = \bar{D} \cdot (\bar{A} + \overline{(B+C)}) = \bar{D} \cdot (\bar{A} + \bar{B} \cdot \bar{C})$



L. di de Morgan: $\overline{A+B} = \bar{A} \cdot \bar{B}$, $\overline{A \cdot B} = \bar{A} + \bar{B}$

Nota che per de Morgan i circuiti di PU e PD sono uno l'opposto dell'altro (serie ↔ parallelo)

La curva VTC di una porta a più ingressi dipende dalla configurazione degli ingressi. A seconda della configurazione, PU e PD possono

Inoltre i MOS non connessi direttamente a GND o a V_{DD} peggiorano l'effetto Body



1 non ha il source a massa o a V_{DD} → la sua tensione di soglia sarà più alta ⇒ 1 sarà "più duro" da accendere



- A=1 e B=0→1 ⇒ la V di soglia sarà più bassa
- B=1 e A=0→1 ⇒ la V di soglia sarà più alta

essere più o meno forti (in certi istanti possono essercene più MOS chiusi che in altri istanti "tirano" quindi di più.

Possiamo vedere, come già fatto in passato, i transistor come resistenze equivalenti quando lasciano passare la corrente. Ricordiamo che il t_p di un circuito dipende dalla R_{eq}, notiamo che per una porta logica complessa la serie e il parallelo di transistor aumentano la R_{eq}. Nello specifico,

Serie: $R_{eq,SER} = R_1 + \dots + R_N = \frac{costo}{(\frac{W}{L})_1} + \dots + \frac{costo}{(\frac{W}{L})_N} = \frac{costo}{(\frac{W}{L})_{eq,SER}}$

Parallelo: $R_{eq,PAR} = \frac{1}{R_{eq,PAR}} = \frac{1}{R_1} + \dots + \frac{1}{R_N} = (\frac{W}{L})_1 + (\frac{W}{L})_2 + \dots$

Per calcolare il t_p del circuito si considera il transistor peggiore (quello che percorrerà più resistenza).
Oltre a ciò bisogna anche tener conto delle capacità parassite dei transistor.
Il ritardo di Elmore introduce una buona approssimazione per stimare t_p del percorso peggiore, $t_p \simeq 0.69 \cdot \tau_{ELMORE}$, con $\tau_{ELMORE} = R_1 \cdot C_1 + (R_1 + R_2) \cdot C_2 + \dots + (R_1 + \dots + R_N) \cdot C_N = 0$ con C_i e R_i capacità e resistenze dei vari MOS che la rete deve attraversare.
A livello fisico, i MOS devono essere progettati in questo modo:

- $L = L_{min}$ (il più piccolo possibile) ⇒ riduce area occupata sul chip e capacità parassita
- Le dimensioni dei transistor della porta complessa vengono calcolati in funzione delle dimensioni dell'invertitore di base, $(\frac{W}{L})_n$ per l'NMOS e $(\frac{W}{L})_p$ per il PMOS.
- Una serie di resistori equivalenti ha una $R_{TOT} = R \cdot N$. Affinché tale serie abbia una R_{TOT} uguale alla R_{eq} dell'invertitore di riferimento, è necessario che ogni transistor abbia una $W = W_{RIF} \cdot N$ (es. 3 NMOS in serie ⇒ $W = 3W_{RIF}$).

Esempi

NOR 4



NAND 4



↳ $R_{PD} = R_n^{NOR4} = (\frac{W}{L})_n^{NOT}$
$R_{PU} = 4\,R_p^{NOR4}$
↳ per avere $R_{PU} = R_{PU}^{NOT}$ devo far sì che $(\frac{W}{L})_p^{NOR4} = 4(\frac{W}{L})^{NOT}$

↳ $R_{PD} = 4 \cdot R_n^{NAND4} \rightarrow (\frac{W}{L})_n^{NAND4} = 4(\frac{W}{L})_n^{NOT}$
$R_{PU} = R_p^{NAND4}$

La logica quindi è: il t_p minore possibile di una porta logica è il t_p dell'invertitore fondamentale che uso per fare la porta logica. Sappiamo che il t_p è influenzato dalla R_n (la t_{pHL}) e da R_p (la t_{pLH}). Quindi affinché la rete di PU abbia $R_{EQ} = R_p$ è necessario che il suo percorso più lento (= la serie più lunga) abbia una $R_{EQ} = R_p$. Analogo per la rete di PD con R_n. Affinché ciò sia vero, ogni transistor della serie deve avere $W = W_p^{NOT} \cdot N$, con N numero di transistor della serie (analogo nel PD).
Nota che i PMOS sono già di per sé 2÷4 volte più NMOS, quindi noto che il NOR occupa molto più spazio del NAND (i suoi PMOS sono 2÷4 volte tanto quelli del NAND), il NAND presenterà NMOS 2÷4 volte quelli che non sono necessari gli NMOS di per sé più piccoli alla fine il NOR è più grande. Ricordo però che se W aumenta, aumenta anche C_L.

Osservazioni:
Siccome con logica CMOS ogni invertitore è realizzato con due transistor, la capacità in ingresso è $C_{in} = C_{gp} + C_{gn}$ ⇒ alta capacità. Inoltre più ingressi ho, più (statisticamente) saranno lunghe le serie (N ingressi ⇒ 2N MOS), più aumentano R_{PU} e R_{PD} (o le dimensioni).
Quello che si fa di solito è realizzare le funzioni logiche con più porte a fan-in (n° di ingressi) basso ↳ 
Riassumi il tutto con "vantaggi" e "svantaggi" della logica CMOS

LOGICHE (STATICHE) NON CMOS

CMOS è comunque la logica più usata, quelle che vedremo troveranno applicazioni di nicchia e mirano a utilizzare meno transistor della logica CMOS (che ricordiamo che per N ingressi richiede 2N transistor). Ovviamente si perdono dei vantaggi di CMOS

- Logica pseudo NMOS



Simile all'invertitore con carico resistivo che avevamo visto ma usando un carico attivo invece di una resistenza (la resistenza occuperebbe troppo spazio in un IC) (es. si usa un transistor come resistore). Ogni ingresso è collegato solo a un NMOS → meno ritardo dovuto al fan-in rispetto e meno spazio occupato rispetto al CMOS. Uno svantaggio è che quando l'NMOS è chiuso, anche a regime, sussiste un collegamento diretto V_{DD} → GND ⇒ potenza statica dissipata.

Invertitore pseudo-NMOS



carico ad arricchimento: basso swing-logico, bassa immunità ai disturbi, elevato consumo statico

carico a svuotamento: carico con migliori performance

Vengono usati per situazioni particolari: se l'uscita rimane prevalentemente alta (NMOS aperto) (perché altrimenti ogni volta che va basso si ha potenza statica dissipata), decodificatori di indirizzo per chip di memoria e ROM.

Nota: più $\frac{W}{L_p}$ ↑, peggio si comporta



← con carico PMOS

Nota: potenza statica dissipata è un problema perché riguarda non solo l'uscita ma ogni volta che un NMOS che collega GND

Esiste una configurazione, DCVSL (Differential Cascode Voltage Swing Logic) che consente di eliminare il consumo statico e avere uno swing logico rail-to-rail



→ necessità di ingressi differenziali

→ utilizzo della retroazione per spegnere la rete PU quando non è richiesta ⇒ no potenza statica dissipata

• Dispositivi three-state e open-collector / drain

Le porte logiche CMOS, che utilizzano il meccanismo push-pull, non sono adatte quando si hanno più dispositivi connessi a uno stesso cavo/bus. Questo perché connettere direttamente le uscite di due porte con uscita push-pull allo stesso bus causa malfunzionamenti: ogni CMOS impone SEMPRE una uscita (alta o bassa), per cui due CMOS connessi alla stessa uscita imporrebbero due segnali contemporaneamente.



Logica Three-State (o tristate)



EN controlla se il dispositivo va a innalzare o meno una linea condivisa. Non ci sono tre livelli di tensione: continuano a esserci solo H e L, l'EN va solamente a disinnescare se il segnale arriva o meno.

Invertitore Three-State:



IN	EN	OUT
1	1	0
0	1	1
1	0	High-Z
0	0	High-Z

∫ invertente quando EN=1, non-segnale quando EN=0



Può essere usato sia per controllare un pad (piedino) di uscita, oppure usando una buffer-tristate posso utilizzare lo stesso PAD sia come ingresso che come uscita



• Open-Collector / drain

Storicamente precedente alla logica tristate, consiste nel utilizzare solo NMOS e poi avere come pull-up un resistore esterno. Il resistore esterno è centinaia-migliaia di Ω. Si usa questa logica quando non è richiesta velocità elevata, AND-OR realizzati collegando più gate sullo stesso filo (utilizzato ad esempio nel circuito I^2C

• Logica a pass-transistor

In logica CMOS l'ingresso applicava il segnale al solo gate.

Proviamo a usare anche drain e source.





⇒ sto trattando 3 ingressi con solo due switch (A è sul drain/source di B e C)

$Y = A$ se $B=1$ e $C=1$ $\quad$ $Y = A$ se $B=1$ o $C=1$

Come già detto in passato però il PMOS porta un uno forte e uno zero debole, e l'NMOS il contrario. Quindi se ad esempio A è alto allora idealmente B e C dovrebbero essere PMOS (uno forte), e quando B è basso dovrebbero essere NMOS (zero forte), il che ovviamente non è possibile, quindi Y non sarà esattamente A.
Nella logica pass-transistor utilizziamo solo NMOS (accettando l'uno debole) perché $\beta_n' = 2 \div 4\ \beta_p$, l'NMOS è più conduttivo.
Quindi avremo $V_{OL} = 0$, $V_{OH} = V_{DD} - V_{TN}$.
Nella logica pass-transistor non c'è un algoritmo espressione → circuito. Più flessibilità ma progettazione più complessa

Svantaggi
→ zero-debole e uno-debole (a seconda dell MOS scelto)
→ effetto body (source non cortocircuitato con body)
amplificato in quanto si hanno serie di transistor
→ possibile consumo statico di potenza
→ uscita a modi intermedi possono risultare da alta impedenza

Nota: non si possono mettere in cascata pass-transistor connettendo source/drain di gate



Logica a pass-transistor differenziale
Ingressi in forma differenziale $(A, \bar{A}, B, \bar{B}, \ldots)$ e uscita in forma differenziale $(Y, \bar{Y})$. Esempi



Per "ovviare" allo svantaggio dell'uno debole (ma il processo si applica anche allo zero debole) possiamo provare ad applicare varie tecniche:
- Level Restorer

L'obiettivo è creare un circuito che capisca quando l'uscita è diventata alta ($V_D = V_{DD} - V_{TN}$) e che la riporti al livello desiderato (V_{DD}).



Sul nodo X arriva la tensione $V_{DD} - V_{TN}$ →



$V_{DD} - V_{TN}$ è interpretato come valore alto (esso alla soglia logica) per cui al successivo CMOS lo interpreta come valore alto, lo inverte e lo porta a 0.
Il level restorer prende lo 0 e 1, essendo un PMOS, produce uno uscita $X = V_{DD}$

Se invece il pass-transistor desse uno zero, il CMOS produce $V_{DD} \Rightarrow V_{DD}$ in ingresso al PMOS LR lo spegne ⇒ X rimane quello prodotto dal pass-transistor (zero)

Ma scusa ha? A zero quando usa il CMOS e basta

C'è anche uno svantaggio: il PMOS LR non è immediato, e dopo che induce V_{DD} su X il pass-transistor porta l'uscita a zero, su X ci saranno via 0 che V_{DD}.

- Transistor a soglia multipla

Sappiamo che esistono transistori a svuotamento (con V_{TN} negativa). Potremmo usare un transistor che sia nel mezzo tra arricchimento e svuotamento, con tensione di soglia = 0. Tuttavia tale transistor porta più corrente sottosoglia per $V_{GS} = 0$, sprecando la V e dissipando potenza.



- Gate di trasmissione CMOS

Invece di usare solo NMOS o solo CMOS, li utilizziamo NMOS e PMOS in // con logica differenziale.



Se $A=0 \Rightarrow \bar{A}=1$ ⇒ entrambi aperti (ricorda che il PMOS è aperto per ingresso = 1) → $\equiv$ X / Y
$A=1 \Rightarrow \bar{A}=0$ ⇒ entrambi chiusi ⇒ X — Y

Il vantaggio è che quando A=1 passa X. Se X=0 l'NMOS si ricorda a occuparsi di portare Y fino a 0. Quando X=1 il PMOS ricorda a portare Y a V_{DD}. Ha quindi sia zero forte che uno forte. Questa configurazione è molto usata e ha il proprio simbolo (1).

(1) 

È quindi equivalente a un interruttore ideale (può portare sia 0 che V_{DD}) controllato da C.
Lo svantaggio è chiaramente che mi richiede due transistor per ogni ingresso.

Considerazioni:
Abbiamo detto più volte che i transistor possono essere visti come resistori. Un vantaggio dei pass-transistor in parallelo è che la loro resistenza equivalente è migliore



⇒ $R_n // R_p$ mostra meno della tensione di uscita rispetto alle singole resistenze R_p e R_n ⇒ il parallelo è buona approssimabile a una resistenza fisica equivalente

$R_n // R_p$ ~ "a transfer gate"



Considerando poi il seguente circuito:



Quando C=1 (chiudo il circuito) e $V_i = V_{DD}$ ⇒



← con una $t_p = 0.69 \cdot R_{TG} \cdot C_L$

Nella C_L ci vanno sia le C del NMOS che del PMOS

Quindi mettere il TG fa un giro nel circuito naturalmente ← peggiora un po il ritardo

Spesso si rappresenta allora il TG come







Vediamo come. Supponiamo il TG chiuso (altrimenti non passa il segnale)

$V_i \to HL$ ⊓ →



→ Formula di Elmore: $t_p = 0.69 \cdot [R_{p1}(C_{o1} + C_{TG1}) + (R_{p1} + R_{TG})(C_{12} + C_{TG})]$

⇒ lunghe catene di TG possono degradare il t_p, si può ovviare inserendo periodicamente dei buffer.

Ricordo: anche il TG aggiunge un pò di ritardo

Esempi di circuiti con TG:



← porte che sarebbero scomode in logica CMOS.

LOGICA DINAMICA

Finora abbiamo visto solo logiche statiche. Vediamone ora di dinamiche.
In logica dinamica il valore logico dell'uscita non è dato da V_{DD} o GND ma dalla carica/scarica della capacità parassita ai uscita della porta logica. La logica dinamica ci permetterà di diminuire il n° di transistori necessari, ridefinendo il significato di "alto" e "basso". Inoltre la logica CMOS va comunque benissimo.
Le parti logiche dinamiche necessitano di clock di controllo.

ψ = duty-cycle

In logica statica si usa comunque il clock ma non viene passato a ogni singola porta.!
La struttura di una rete dinamica è la seguente (≈ "dinamica CMOS", poiché c'è sempre dalla logica complementare)

Rete di Pull Down (Pull Down Network) di N NMOS e un PMOS e un NMOS controllati dal CK. Ricordo che CK=1 ⇒ PMOS spento, NMOS acceso; CK=0 ⇒ viceversa. Quindi in ogni istante è acceso solo uno o l'NMOS o il PMOS

CK = 0 ⇒



V_o viene a caricare V_{DD}
" fase di pre-carica", la PDN non fa operazioni logiche ma si carica V_o fino a V_{DD}

CK = 0 → 1



V_o è inizialmente $V_o = V_{DD}$ (pre-caricato dalla fase prima)
Se PDN è OFF la C_L non si può scaricare (rimane "floating")
⇒ V_o resta V_{DD}.
Se PDN è ON allora la C_L si scarica e la V_o va a terra.
Gli ingressi decidono quindi se la rete di PD è ON o OFF (questa è la logica).
La fase CK=1 prende anche il nome di "fase di valutazione"

Ricordo! L'uscita viene sempre pre-caricata (quando CK=0) ed eventualmente scaricata a seconda della logica PDN.

Esempio di implementazione

$Y = \overline{A \cdot B + C}$ → $\bar{Y} = A \cdot B + C$ ← simile alla rete di PD ⇒

· = serie
+ = //



Nella logica dinamica sfruttiamo la capacità parassita (una specie di "memoria")

Logica CMOS: N ingressi ⇒ 2N transistori
Logica dinamica: N ingressi ⇒ N + 2 transistori (N+1 NMOS, 1 PMOS)
⇒ no dissipazione di potenza statica, meno transistori richiesti

Osservazioni

1. durante la pre-carica gli ingressi sono ininfluenti
2. durante la fase di valutazione la C_L può solo scaricarsi o stare costante (non può scaricarsi, vedremo che può essere un problema)
3. per metà del tempo (se $p=50\%$) il circuito non fa niente
4. legato al problema 2, vediamo che durante la fase di valutazione gli ingressi possono passare solo da $0\to1$, mentre da $1\to0$ non hanno significato. es. consideriamo di essere in valutazione e supponiamo che ci sia un nor dinamico:



$\Rightarrow$



Supponiamo che durante la valutazione l'ingresso faccia



← Videale (comportamento da invertitore)

V_o inizialmente $= V_{DD}$ per via della pre-carica

← Il condensatore si scarica giustamente, però l'ingresso torna a essere 0, l'invertitore dovrebbe portare V_o a V_{DD} ma non può ricaricarlo, quindi l'NMOS diventa 0 e C_L resta a $V_{DD}-\Delta V$ (quantità a cui è sceso dal fronte $0\to1$). Nel caso quando NMOS smette off si pensava il PMOS a ricaricare, ma qui il PMOS è attivato dal CK, non dall'ingresso, per cui il condensatore ripremerà a caricarsi solo quando il CK tornerà a 0.

↗ la V_o si abbassa ($\to0$)

5. $t_{pLH}=0$: durante la valutazione (il periodo in cui effettivamente lavora la rete) l'uscita è già precaricata a $V_o=V_{DD}$
6. non potenza statica dissipata e rapporto "ratio-less"
7. svantaggio : elevati consumi dinamici
8. la V_{TC} (rapporto V_o/V_i) è mal definita (non esiste più un legame diretto)
9. nel caso statico (VTC ripida) affinché la porta commuti stato la V_i deve superare V_{DD} (tensione di soglia). Nel caso dinamico invece, durante la fase di valutazione, se nel NMOS entra ad un certo una $V_i \approx V_{IN}$ il circuito inizia a scaricarsi e la V_o ad abbassarsi. Dunque $V_{IL} \simeq V_{IH} \simeq V_{IN} = V_M$ ← V di soglia della V_{TC} (nel caso statico non succedeva, ci voleva una $V_i \geq V_{DD}$, per forza che l'NMOS tirasse più del PMOS, mentre nel caso dinamico è il CK a spegnere il PMOS in valutazione, dunque l'NMOS tira anche con una V_i appena maggiore della soglia). $\Rightarrow NM_H = V_{OH} - V_{IH} = V_{DD}$, $NM_L = V_{IL} - V_{OL} = V_{DD} - V_{IN}$ $\Rightarrow$ margini di rumore più piccoli

Charge leakage

Anche se PDN non si attiva, la C_L floating (fase di valutazione) presenta comunque una lenta scarica di C_L e dunque un abbassamento graduale di V_o. A tal scopo il clock deve essere necessariamente veloce, altrimenti a ogni duty cycle C_L si scarica troppo



Bleeder



← PMOS sempre acceso (ingresso a GND). In questo modo in fase di valutazione, se PDN è OFF V_o viene mantenuto a V_{DD}, se PDN è ON si crea un collegamento V_o – GND. Se il PMOS tira di meno della rete PDN (è così) allora V_o andrà a GND. Ovviamente ciò causa consumo di potenza statica e logica di rapporto (è necessario che il bleeder e PDN siano calibrati tali da portare V_o a GND quando PDN è attiva).

↳ NAND dinamico ($Y = \overline{A \cdot B}$)



← invertitore

Figure 1 compen

Con un FB possiamo poi eliminare il consumo statico (statica naturale di C_L), quando si è in valutazione ma PDN è aperta, l'invertitore tiene aperto il PMOS, continuando a tenere carico C_L ($\Rightarrow V_o$ resta V_{DD}). Quando invece PDN è attiva, il bleeder si disattiva e dunque non influisce

Altro problema: Charge Sharing



se A=0 l'uscita è floating

se A=1, nonostante non fluisca V_{OUT} fino a GND, ne scorre comunque sui transistori di A.



$\Rightarrow V_o = V_x$ $\Rightarrow$ V_o non rimane $= V_{DD}$, ma per principio di conservazione della carica vale

$C_L \cdot V_{DD} = (C_L + C_{INT}) \cdot V_{OUT,FINALE} \Rightarrow V_{OUT,FINALE} = \left(\frac{C_L}{C_L + C_{INT}}\right) \cdot V_{DD} < V_{DD}$

$\Rightarrow$ se C_{INT} è molto piccola allora $V_o \simeq V_{DD}$, altrimenti la tensione viene ridotta



distribuita ancora nella parte alta della PDN statica.

Nota che se precarichi C_{int} allo stesso livello di C_L, allora C_L non potrebbe scaricarsi su di esso (stesso potenziale). Si può quindi potenzialmente sopprimere un PMOS di pre-carica per ogni transistor della PDN, ma diventerà costoso e complesso.

(si creano per tra i collegamenti metallici dei vari strati, separati da Silicio)

Altro problema: accoppiamenti capacitivi

Dovuto alle capacità che si creano nel circuito integrato tra i vari strati. Queste capacità sono rappresentate da C_{accop} (capacità di accoppiamento). Questo chiaramente abbassa V_0. La soluzione sarebbe allontanare fisicamente tra loro gli strati.



Gate dinamici in cascata



Questo tipo di connessione non va fatta, crea problemi. Ad esempio, nel circuito in somma (doppio invertitore in cascata), se $I_n = 1 \Rightarrow$ out $1 = 0 \Rightarrow$ invertitore $2 = 1$. Tuttavia out 1 non passa istantaneamente a 0 ma in via graduale, quindi out 2 segue lo stesso comportamento. Quando poi out $1 = 0$, out 2 dovrebbe aprirsi facendo sì che il PMOS carichi out 2 a V_{DD}, ma si è in valutazione quindi ciò non accade. Questo è in realtà la conseguenza di un problema già visto: l'ingresso del primo invertitore è $0 \to 1$ (OK) ma il primo invertitore è già precaricato, quindi la sua uscita va da $1 \to 0$. $1 \to 0$ è di conseguenza l'ingresso di out-2, e abbiamo già visto che in logica CMOS dinamica $1 \to 0$ non è un ingresso valido.

Come si connettono allora i gate? Con "logica domino". Si interpone tra un CMOS dinamico e l'altro un invertitore cmos statico:



ad esempio il circuito di prima (cascata di inv. dinamici) diventa:



← si è ottenuto con successo 1 in uscita

Vantaggi: performance elevate, possibilità di avere uscite multiple su un gate, possibilità di ottimizzare il n° di transistor.
Svantaggi: solo logica positiva (solo $0 \to 1$), che può però potenzialmente essere mitigato tramite "logic reconstructing" o può essere combinato opportunamente con logiche CMOS.

Un altro modo di progettazione sono i np-cmos



Si realizzano alcuni CMOS dinamici con NMOS (rete di PD, accetta solo $0 \to 1$) e alcuni con NMOS (rete di pull-up, accetta solo $1 \to 0$). Reti di PD e PU possono essere connesse tra di loro in cascata, mentre reti dello stesso famiglia (PD→PD e PU→PU) vengono collegate tramite invertitore CMOS statico, come visto.

Riassunto delle tre principali logiche combinatorie viste:

- **CMOS Standard** (statico)
  - Semplici da progettare ed elevata immunità ai disturbi
  - $P_s = 0$ e possibilità di avere il $t_{pHL} = t_{pLH}$
  - Elevato FI (1 PMOS + 1 NMOS per ingresso) e occupazione di area
- **pseudo-NMOS**
  - Rimozione del pull-up PMOS controllato dall'ingresso
  - $P_s \neq 0$ e livello logico basso non ideale (o implementazioni complesse)
- **Pass-transistor e transfer-gate**
  - Circuiti semplici e ridotta occupazione di area
  - Utilizzate in applicazioni particolari
  - Usa un invertitore CMOS per ristabilire i livelli di segnale
- **Logiche dinamiche**
  - Ridotta occupazione di area ed elevata velocità
  - Minore immunità ai disturbi
  - $P_s = 0$
  - Non-idealità importanti
  - Necessità di clock e uscita non disponibile durante precarica
- **Three-state e open-collector**
  - Utilizzati per interfacciamenti con periferiche in applicazioni specifiche
  - Condivisione di un bus da parte di più uscite di circuiti logici

CIRCUITI DI MEMORIA

Si ricorda che:
- Circuiti logici combinatori ⇒ l'uscita dipende solo dal valore dell'ingresso all'istante osservato (no-memoria)
- Circuiti logici sequenziali ⇒ l'uscita dipende anche dal valore dell'ingresso agli istanti precedenti (memoria)

I sequenziali accessibili da clock, i combinatori no.
Esistono due modi di realizzare una memoria con un circuito digitale elettronico:
→ retroazione positiva (circuito sequenziale statico)
→ usare la carica immagazzinata da un condensatore (circuito sequenziale dinamico).
(Esistono anche altri principi fisici per altre memorie (es. HDD))

Registri: immagazzinano pochi byte (< KB) vicino alle unità che devono lavorarli in modo da ridurre al minimo i tempi di accesso (idealmente 1 clock). Una volta tolta l'alimentazione, questi vengono svuotati.
Memorie: immagazzinano molti byte (KB ÷ TB), non per forza ad accesso immediato e possono persistere anche quando viene tolta l'alimentazione.

• Latch CMOS

A e B punti di lavoro stabili, C punto di lavoro instabile.



Circuito elementare bistabile per memorizzare un bit.
È la base-base di un circuito di memoria: quando entra una V_i la retroazione la porta a essere V_{OH} (A) o V_{OL} (B), grazie alla retroazione positiva dei due invertitori. Poi nel circuito rimarrà fissa tale valore (es. entra $V_i > V_M$ (punto C, instabile), a scendere un po più verso B o più verso A i latch lo portano a essere V_{OH} o V_{OL} in uscita, da lì in poi  l'uscita rimane fissa a uno dei due estremi.

• Latch SR / Flip-flop SR (set-reset)

Questi si possono realizzare in logica NOR o NAND. L'ingresso S forza l'uscita Q a 1, l'ingresso R a 0, altrimenti il valore alle due uscite complementari rimane memorizzato.

NOR



S	R	Q	$\bar{Q}$
0	0	Q	$\bar{Q}$
0	1	0	1
1	0	1	0
1	1	0	0

↳ se S=0 e R=0 ⇒ Q rimane Q e $\bar{Q}$ rimane $\bar{Q}$, perché Q e $\bar{Q}$ sono gli ingressi a accettare Q e $\bar{Q}$

NAND



S	R	Q	$\bar{Q}$
0	0	1	1
0	1	0	1
1	0	1	0
1	1	Q	$\bar{Q}$

↳ se S=1 e R=1, sono sotto Q e $\bar{Q}$ a accettare Q e $\bar{Q}$

• Latch D

Ingresso D che viene campionato solo quando il comando (clock) è 1 ⇒ "level gated", Q memorizza il valore precedente di D quando il clock è 0.
Implementazioni più comuni: tramite MUX o pass-transistor



→ CLK e $\overline{CLK}$ non devono MAI essere contemporaneamente alti

Implementazione a MUX | Implementazione a pass-transistor

• Flip-Flop D Master-Slave

Il FFD è "edge-triggered", ovvero è sensibile ai fronti di salita. Si usa tipicamente un Latch-D positivo in cascata a un Latch-D negativo



→ CLK a 0 → master campiona D, slave no, Q rimane lo stesso
→ CLK 0→1 → nello slave entra il D salvato dal master e viene memorizzato e scritto sull'uscita,
→ CLK 1 → slave continua a campionare il D che il master aveva memorizzato, il master continua a non accettare nuovi D
→ CLK 1→0 → lo slave non accetta più valori (memorizza il vecchio D), il master riprende a campionare.

Implementazione in logica dinamica



CLK=0 → $NMOS_1$ e $PMOS_1$ accesi ⇒ $V_{O1} = D$, $NMOS_2$ e $PMOS_2$ spenti
CLK 0→1 → $NMOS_1$ e $PMOS_1$ spenti ⇒ V_{O1} va su V_{O2}, e quindi su Q ($Q = !(!(V_{O1})) \Rightarrow Q = V_{O1}$)
...

Morale: lo stato si scarica quindi va refreshato periodicamente. Inoltre 1 e 2 richiamo di essere aperte contemporaneamente, causando cortocircuito D-Q.

Per garantire il funzionamento corretto dei FF-D (e in generale di tutte le logiche sincrone) bisogna rispettare una serie di temporizzazioni date dal fatto che apertura e chiusura dei MOS non sono istantanee



- l'ultimo cambiamento di D prima della campionamento deve avvenire t_{su} prima del fronte di campionamento ↳ "tempo di setup"
- dopo la salita D deve essere costante per un tempo t-hold affinché la stato resta a campionato ("tempo di hold")
- è poi necessario un tempo t_{c-q} affinché l'uscita si stabilizzi al valore D ("tempo di propagazione")

Memorie a semiconduttore

RWM → Read/Write Memory (RAM). Perdono l'informazione quando non sono alimentate.
ROM → Read Only Memory. Sola lettura, mantengono l'informazione anche se non vengono alimentate
NVRWM → come le RWM ma non volatili (mantengono l'informazione anche se non vengono alimentate)
Le memorie sono organizzate in "parole" (gruppi di M bit, M tipicamente 32 o 64)
Concettualmente una memoria è organizzata come lista di N parole da M bit



Ogni cella è un circuito in grado di immagazzinare un bit.
Una memoria di N parole necessita di $K = \log_2 N$ bit di indirizzo per selezionare la parola desiderata.
es. ho 8 parole ($N=8$) => mi servono 3 ($K=3$) bit per poter identificare tutte le parole (3 bit → 8 combinazioni)
Bit di indirizzo → decoder → selezione della word → gli M bit della word selezionata vanno sul bus per essere letti. Analogo sul bus possono anche essere mandati M bit da scrivere

Flip-Flop e latch sono troppo grandi per essere utilizzati come base per la memoria volatile.
Se $N \gg M$ (molte word da poche parole) si ha inefficienza in termini di spazio occupato e R_c e C_c troppo elevate. Si organizzano allora le celle di memoria in una matrice ~ quadrata e si dividono i bit di indirizzo in due gruppi: un gruppo per selezionare la riga e un gruppo per la colonna.
$K = \log_2 N \Rightarrow N = 2^K$, sia $K = H + J$, $N = 2^H \cdot 2^J \equiv P \cdot Q$ (P righe, ciascuna con Q colonne e quindi $M \cdot Q$ bits)



es. $N = 16 = 2^2 \cdot 2^2$ → ci sono $H = \log_2 P$ bit di indirizzo che selezionano la riga (in questo caso H=2) e $J = \log_2 Q$ bit di indirizzo che selezionano la colonna (in questo caso J=2).

Si definisce word-line la linea di selezione "orizzontale" (quella che attiva una riga)
Si definisce bit-line la linea di connessione tra tutte le celle in una colonna ad un bit con i circuiti di I/O.



→ attiva una riga
→ ogni colonna (ogni word) viene mandata su un successivo decoder (ogni bit di ogni word, tramite bit-line) che va poi a selezionare

Per memorie più elevate (>256 KB) le memorie vengono ulteriormente divise in blocchi, sempre allo scopo di ridurre l'effetto delle capacità parassita.

Le memorie si "classificano" secondo una serie di parametri: tempo di lettura, tempo di scrittura, tempo di ciclo (tempo che intercorre tra due operazioni (lettura o scrittura) consecutive dello stesso tipo).

- Memorie ad accesso casuale (RAM)
→ SRAM (RAM statica): usano latch statici come celle elementari
→ DRAM (RAM dinamica): immagazzinano i dati come tensione su elementi capacitivi, necessitando quindi di un continuo refresh del valore

Le DRAM occupano meno area delle SRAM ma sono più complesse

- Cella di memoria statica CMOS (SRAM)



È un latch CMOS
WL (word-line) attiva => BL viene messo in collegamento a $\overline{BL}$ tramite il latch. Attraverso BL e $\overline{BL}$ vengono poi fatte operazioni di lettura o scrittura sul latch stesso. L'uscita differenziale (BL e $\overline{BL}$) rende più robusto il circuito. Una cella SRAM come questa è detta 6T SRAM (6 transistor) (volendo si potrebbe anche realizzare a 4)

nota: pre-carica di BL e $\overline{BL}$ indipendente da WL (una semplice sola i MOSFET)

Lettura 6T SRAM



Supponiamo il latch abbia memorizzato un 1 logico ($Q=1$) (per simmetria del circuito il caso $Q=0$ è identico).

Il ramo M_1-M_4 ha $V_{DS}=0$ (perché $\overline{Q}=0$), di conseguenza solo la porzione M_1-M_5 è attiva



Il modo $\overline{BL}$ viene pre-caricato a V_{DD} sulla capacità $C_{\overline{BL}}$. Il fatto che $Q=1$ ($\overline{Q}=0$) fa sì che appunto venga attivata la linea M1-M5 e che quindi $V_{\overline{BL}}$ si abbassi. BL rimane invece a V_{DD}. $\overline{BL}$ e BL sono collegati in ingresso a un sense-amplifier che interpreta la differenza tra i due come 0 logico o 1 logico.

Il valore massimo di tensione su $\overline{Q}$ ($V_{\overline{Q}_{MAX}}$) deve comunque rimanere $< V_{TL}$ (V di soglia dell'inverter), altrimenti si rischia di leggere il valore opposto.

Scrittura 6T SRAM



Supponiamo sempre, per comodità, che il Latch abbia memorizzato un 1 logico ($Q=1$). Supponiamo si voglia scrivere uno 0 logico. BL viene allora esternamente pre-caricato a 0 e $\overline{BL}$ a V_{DD}, $\Rightarrow M_3$-M_4 OFF. Q è V_{DD} e $\overline{Q}=0$. Per far commutare il latch (1→0) abbiamo due chance:

- Tiriamo il nodo Q verso 0 finché $V_Q \leq V_{TL}$, momento in cui il latch commuterà
- Alziamo il nodo $\overline{Q}$ sopra V_{TL} ($V_{\overline{Q}} \geq V_{TL}$), momento in cui il latch commuterà

Scegliamo la prima in quanto la seconda non è realizzabile perché per la lettura avevamo dimensionato M_1 e M_5 in modo che $\overline{Q}$ potesse occasionalmente portare $V_Q \geq V_{TL}$.

Dobbiamo quindi progettare M_1 e M_6 in modo da poterne imporre $V_Q < V_{TL}$.

.. Cella di memoria dinamica

Cella dinamica a 1 transistore (1T)



L'informazione viene immagazzinata nel condensatore. C_S carico → 1 logico, C_S scarico → 0 logico. Usando una unica BL e un transistor per bit risparmiamo tantissimo spazio. Affinché però V_Q diventi V_{DD} la WL deve raggiungere $V_{DD}+V_{TN}$. Inoltre il dato deve essere periodicamente ripristinato tramite una operazione chiamata "refresh" (il condensatore deve essere mantenuto carico per rappresentare "1").

Lettura

BL viene pre-caricata a $V_{DD}/2$. Quando WL ON, C_S e C_{BL} (capacità molto più grande) diventano in parallelo. La carica si ridistribuisce, provocando un piccolissimo spostamento della tensione sulla BL rispetto al valore iniziale $V_{DD}/2$. Tale variazione è (dal princ. di conservazione della carica) $\Delta V = \frac{C_S}{C_{BL}+C_S}\left(V_Q - \frac{V_{DD}}{2}\right)$. Amplificatori sensibilissimi rilevano poi questa ΔV e la portano a 0 o a V_{DD}.

Scrittura e ciclo di Refresh

I driver di colonna pre-caricano BL a V_{DD} (se si vuole scrivere un "1") o a 0 (se si vuole scrivere "0"). Quando WL si apre, C_S viene semplicemente ricaricato o svuotato per eguagliare BL. Nota che memorizzando la BL vada effettivamente a incidere su una sola cella, la attivazione della WL va ad accendere anche tutte le altre celle della stessa riga, provocando un processo di lettura involontario. Per far sì che questi non perdano i dati, tutte le celle vengono ciclicamente riscritte mantenendo il proprio valore.



Nota che anche se non accediamo mai la memoria i condensatori si scaricano da soli. Si applica quindi un controllo hardware che ogni ~10 ms blocchi il normale funzionamento. Quindi ci sono 10 ms in cui i condensatori vengono caricati, e lo in cui si possono effettuare letture e scritture. L'operazione è così veloce da essere impercettibile.

Cella dinamica a 3 transistori (3T)



Compromesso tra la stabilità del 6T e la dimensione del 1T.

Si usano due WL, una per autorizzare la lettura e una per autorizzare la scrittura, e due BL, una che porta il dato in ingresso e una che porta il dato in uscita.

Scrittura: BL_1 viene pre-caricata al valore da memorizzare (V_{DD} o 0), WWL accende M_1, e diviene il valore di BL_1.

Lettura: BL_2 viene pre-caricata V_{DD}, RWL attiva M_3, se $Q=0$ ($V_Q=0$) allora M_2 rimane OFF e BL_2 non si scarica, restando a V_{DD}. Se invece $Q=1$, M_3 si attiva, BL_2 si "scarica" verso terra, su BL_2 si legge 0.

È comunque necessario ricaricare Q carico (al proprio valore) tramite refresh.

- Memorie ROM (Read - Only)

Contengono configurazioni di dati fissate alla fabbricazione del circuito e non più modificabili (es. usate per immagazzinare le istruzioni di Boot del sistema). Sono memorie non volatili (funzionano anche senza alimentazione). Sono piccole, veloci e costano poco, ma sono poco flessibili.

Cella ROM a diodo

Nota: la memoria persiste ad alimentazione spenta nel senso che quando viene riacceso il circuito è configurato in modo da produrre uni e zeri in modo fisso.



← le celle così configurate rappresentano un 1 fisso. Quando WL viene acceso, il diodo va in conduzione e porta BL al suo valore (BL è a valor logico basso di default

↖ le celle così configurate sono zeri fissi

Cella ROM MOS OR



↑ BL off di default

Cella ROM MOS NOR



↑ BL ON di default

Funzionamento analogamente al precedente ma richiede che ogni cella sia alimentata (più ingombro).

Cella ROM MOS NAND



Tutte le WL sono normalmente alte. BL normalmente basse. Quando una WL va basso, si attiva tale linea, e le BL dipendenti (collegate tramite MOS) alla WL vanno ON.
Più compatta del NOR ma le lunghe serie di NMOS limitano le prestazioni (eff. Body (penso))

ROM a pre-carica



Le ROM possono consumare potenza statica. Inoltre hanno logica a rapporto (PMOS e NMOS devono essere dimensionati dipendentemente).
Con una logica pre-carica si risolvono entrambi i problemi.
CLK = 0 → BL a V_{DD}
CLK = 1 → vengono abilitate le WL ⇒ le BL connesse ai transistor si scaricano.

Per evitare di progettare da zero ogni ROM si usa un processo noto come "progettazione a maschere". Si mette un MOS in ogni cella (quelle meglio zeri) mentre (caso NOR, logica invertita) solo i gate che devono mantenere 0 vengono connessi a WL. I valori vengono così fissati solo quando si vanno a progettare le WL. Questo "telaio" di celle di transistor è la base per le NVRWM.

- NVRWM

Come detto, memorie non-volatili (si conservano anche senza alimentazione), read and write. Il core è appunto la "telaio" di transistor usato anche per le ROM.
Si parte dalle cosiddette PROM (programmable ROM): ROM in cui le BL e WL sono connesse ai transistor tramite fusibili.
Il fusibile è un cortocircuito che si fonde se gli viene applicata una corrente sufficientemente grande, diventando un circuito aperto. L'anti-fusibile è il contrario (una "pillola" in tensione).
Le PROM vengono quindi programmate una volta sola (si "bruciano" fusibili in modo da creare zeri e uni, operazione irreversibile).
Si può però modificare il transistore per rendere possibile la riscrittura. Tale transistore prende il nome di "transistore floating gate".

Transistor floating-gate



Sappiamo che il MOS è tale perché è presente uno strato di ossido di silicio (isolante ~ ideale) tra gate e canale. Questo permette che la corrente del gate non circoli nel circuito. Incontrandomi nel gate una altra "barriera metallica", ottenendo un altro condensatore non connesso all'esterno. Se applichiamo al gate e al drain una V molto grande (es. 20V), la tensione è abbastanza grande da riuscchiare elettroni al floating gate un grande numero di elettroni "caldi". Essendo l'ossido di silicio un isolante ~ ideale, questi elettroni possono permanere in questa gabbia per anni. La tensione 20V è necessaria ogni qual volta bisogna scrivere. Per leggere invece è sufficiente V_{DD}: gli elettroni caldi creano una barriera elettrica, tale che la normale V_{DD} non riesce più ad aprire il canale. Quindi sappiamo che se non ci riesce è perché c'è questa barriera ("1" logico), se ci riesce è perché non c'è ("0" logico).

Le NVRAM si distinguono in base alla tecnologia usata per la scrittura

- EPROM (electrically-PROM): si svuotano le celle usando raggi UV che rendono più conduttivo l'ossido. Si potevano riprogrammare al massimo ~1000 volte per via dei danni causati dagli UV all'ossido.
- EEPROM (electrically-erasable-PROM): esegue la programmazione/cancellazione usando l'effetto Tunnel Fowler-Nordheim (meccanico quantistico). Più versatili e durevoli degli EPROM ma più ingombranti e più costosi.
- Memorie Flash (variante dell'EEPROM)

La cancellazione/programmazione avviene su intieri blocchi di celle e non sulle singole celle. Il vantaggio di questa tecnica è che si risparmia tantissimo spazio e si può gestire meglio lo svuotamento, evitando di rompere troppi elettroni. Le Flash possono essere strutturate a NAND/NOR. Ovviamente il processo di cancellazione/programmazione è comunque violento e logora i MOS a lungo andare, per questo si stima che le memorie Flash (come le EEPROM) possano sopportare al massimo $10^6/10^5$ cicli di programmazione/cancellazione.

Esistono poi anche altri tipi di NVRAM (FRAM, MRAM, PCM, celle multilivello)

• Circuiti periferici di memoria

Sono tutto ciò che sta attorno alla matrice di celle di memoria: sense-amplifiers, decodificatori di indirizzo, generatori di tensione, ... Tutti questi impattano enormemente le performance del circuito di memoria.

•• Decodificatore di indirizzo

Dato un numero T di bit di indirizzo, seleziona una delle 2^T WL in funzione della configurazione $T_0T_1T_2$ in ingresso. Per convenzione, una WL è ON quando i bit $T_0T_1T_2$ codificano il valore i in binario, es. $\overline{T_0}\cdot T_1\cdot T_2$ (0 1 1) $\Rightarrow$ accende WL_3.
Per far ciò sono necessarie 2^T porte NOR ($\overline{T_0}\cdot T_1\cdot T_2 \equiv \overline{T_0+\overline{T_1}+\overline{T_2}}$) per il decoder di riga $\Rightarrow$ alto ingombro, alto FAN-IN.
Si può poco risicatamente ridurre il NOR con dei NAND e NOR (es. NOR8 $\rightarrow$ 2 NAND2 + 1 NOR4, riducendo il fan-in delle singole porte)
Alternativamente, si può prevedere una struttura dinamica, fatta a NAND o a NOR:



↑ NAND ↑ NOR

NAND: stessa area occupata, stessa potenza dissipata, più lenta
NOR: più area occupata, più potenza dissipata, più veloce

••• Decodificatore di colonna/blocco



I bit di indirizzo controllano quale BL attivare. Si può realizzare tramite:
- Multiplexer a pass-transistor (con pre-decodificatore)
- Decodificatore ad albero binario

•• Sense amplifier (SA)

Elemento importantissimo. Come visto amplificano il segnale proveniente dalle BL.

••• SA per celle SRAM

Come visto queste lavorano con la doppia linea BL-$\overline{BL}$ e il valore logico è dato dalla piccola variazione di una di queste due rispetto all'altra.
Come visto, BL e $\overline{BL}$ vengono pre-caricati a V_{DD}:



EQ = 1 durante la pre-carica: BL e $\overline{BL}$ sono collegate allo stesso potenziale, altrimenti il SA rileva un dato che non esiste.
La SRAM scarica poi BL o $\overline{BL}$ di un po'. Il sens. amp. viene attivato dopo una ΔV significativa (tipicamente piccola).
Va poi ad amplificare tale differenza.



sense →

M_1 e M_2 si attivano se BL e $\overline{BL}$ sono cariche (appena dopo la pre-carica).
M_3 e M_4 sono due PMOS comportamentalmente identici che permettono che la corrente sarà uguale in entrambi i rami.
SE (sense enable) è un segnale che dice semplicemente a SA se attivarsi. Quando attivo permette di far funzionare il circuito.
Quando SE ha appena acceso SA, la corrente si distribuirà equamente su entrambi i rami ⇒ no sbilanciamento. Nel momento in cui una BL si sbilancia (es. quella in ingresso a M_1), su M_1 c'è meno tensione ⇒ meno corrente, $M_3 - M_4$ costringe M_4 ad applicare la stessa corrente di M_3. Contemporaneamente M_2 è attraversata più alta di M_1 per cui vorrebbe più corrente. Per LKC vale sempre che SA comportamento circuito 2OI.



••• SA per celle DRAM

Come visto nelle DRAM (es. nel caso 1T) è presente una sola BL. Vediamo come creare allora il circuito SA.
Ricordiamo che BL precaricate a $V_{DD}/2$.



Il SA viene realizzato tramite un Latch CMOS. Le BL portano il Latch a lavorare inizialmente a $V_{DD}/2$, punto di instabile. Quando le celle DRAM creano piccole perturbazioni, il Latch si porta a uno dei due stati stabili (V_{DD} o 0).



Tuttavia le celle DRAM hanno un solo filo (una BL). Dunque si sviluppa la tensione in una BL: BLL e BLR (Left e Right). Si posizionano metà celle a sinistra e metà a destra, con due celle "dummy" alle estremità. Durante la pre-carica BLL, BLR e di conseguenza le celle dummy vengono caricate a $V_{DD}/2$. Poi viene accesa la WL di uno dei due lati. La dummy sulla bitline non-attiva sta a $V_{DD}/2$, mentre la bitline attivata si scarica / carica a seconda del livello logico. Quando viene poi abilitato SE, il SA reagisce portandosi in uno dei due stati stabili (0 o V_{DD}).



- simbolo celle DRAM